基于Windows环境下ModelSim仿真实现

　　关于如何在香港服务器中实现基于Windows环境下ModelSim仿真实现，在这里小编为了大家能够更深的理解，遂写此文。

　　ModelSim软件是Mentor Graphics子公司Model Technology的产品，属于编译型的Verilog/VHDL混合型仿真器。它是一个第三方软件，可以用来实现对设计的VHDL、Verilog或者是两种语言混合的程序进行仿真，同时也支持IEEE常见的各种硬件描述语言标准。其功能仿真和综合布线后的时序仿真便捷快速，ISE自带的接口可自动将内部信号传入ModelSim处理。仿真目的主要是验证电路的设计是否正确。从友好的使用界面和调试环境以及仿真速度和效果来看，ModelSim算得上是业界最优秀的HDL语言仿真软件。它是惟一的单内核支持VHDL和Verilog混合仿真的仿真器，是做FPGA/ASIC设计的RTL级和门级电路仿真的首选;它采用直接优化的编译技术，Tcl/Tk技术和单一内核仿真技术，具有仿真速度快，编译代码与仿真平台无关，便于IP核保护和加快程序错误定位等优点。目前常见的Modelsim分为几个不同的版本：ModelSim SE、ModelSim PE、ModelSim LE和ModelSim OEM。Modelsim的主要特点：

　　1)RTL和门级优化，本地编译结果，编译仿真速度快。

　　2)单内核VHDL和Verilog混合仿真。

　　3)源代码模板和助手，项目管理。

　　4)集成了性能分析、波形比较、代码覆盖等功能。

　　5)先进的数据流窗口，可以迅速追踪到产生错误或者不定状态的原因。

　　6)先进的Signal Spy功能，可方便地访问VHDL、Verilog或者两者混合设计中的底层信号。

　　7)C和Tcl/Tk接口，C调试。

　　8)性能分析工具帮助分析性能瓶颈，加速仿真。

　　9)代码覆盖率检测确保测试的完备。

　　10)多种模式的波形比较功能。

　　11)支持加密IP。

　　ModelSim仿真实现流程如下：

　　1)启动ModelSim软件。

　　2)新建工程，点击File->New->Project。

　　3)添加Project Name ，自己定义。

　　4)点击OK，出现添加项目到工程的界面。

　　5)点击Add Existing File，出现另一个对话框。找到电脑桌面的代码的文件包，包含

　　写好的Verilog语言代码，全选文件包的内容，打开。

　　6)弹出对话框，按照复制的路径到File Name中寻找。可以找到我们建立好的Verilog语言的设计模块，点击OK。就已经把建立好的Verilog HDL语言的设计模块加载到Modelsim中进行编译。

　　7)编译成功后。

　　8)在Library中选择work找到相应的激励模块，右击出现Simulate，出现仿真界面。

　　在左面工作区选择第一个主文件，点击右键添加Add wave，就可以出现波形。

　　9)最终仿真结果。

　　对于基于Windows环境下ModelSim仿真方法已经给大家讲清楚了，现在你可以尝试一下进行自己的ModelSim软件仿真了。如果您还有什么不明确或不懂的地方，欢迎来新世界主机咨询了解，详情请咨询Skype:vpssj.net@hotmail.com TEL:400 1109 210,我们将竭诚为您服务。